PAT-NO:

JP402133980A

DOCUMENT-IDENTIFIER:

JP 02133980 A

TITLE:

SEMICONDUCTOR LIGHT-EMITTING ELEMENT

PUBN-DATE:

May 23, 1990

INVENTOR-INFORMATION:

NAME

TAKADA, TOSHIHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO:

JP63288001

APPL-DATE:

November 15, 1988

INT-CL (IPC): H01S003/18, H01L033/00

US-CL-CURRENT: 372/45

#### ABSTRACT:

PURPOSE: To obtain a semiconductor light-emitting element which is easy to match impedance with an external circuit by providing a resistance layer where a trimming groove for <u>adjusting resistance</u> is formed between another main surface of a semiconductor substrate and a second electrode layer.

CONSTITUTION: A negative electrode layer 54 is formed on the lower surface of an InP substrate 30 of a semiconductor light-emitting element 10 through a polycrystal <u>silicon resistance</u> layer 52 but the <u>resistance</u> layer 52 is provided for performing impedance matching with an external circuit such as a drive circuit and a strict value is needed for improved impedance matching. Thus, trimming is made by forming a groove 56 while melting the resistance layer 52 and the electrode layer 54 by laser while measuring resistance value of the resistance layer 52. However, since the chip after scribing is small and is difficult to handle, the array of a semiconductor light-emitting element 10 is formed by cutting a wafer and trimming of resistance value by laser is performed in that state. Thus, impedance latching with an external circuit can be made easily, thus achieving drive efficiently and with high frequency.

COPYRIGHT: (C) 1990, JPO& Japio

# · ◎ 公 開 特 許 公 報 (A) 平2-133980

Solnt. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)5月23日

H 01 S 3/18 H 01 L 33/00 7377-5F A 7733-5F

審査請求 未請求 請求項の数 1 (全6頁)

**公発明の名称** 半導体発光素子

②特 顯 昭63-288001

@出 願 昭63(1988)11月15日

**@**発明者 高田

## 21 141±25

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

加出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一 外2名

明相書

### 1. 発明の名称

半導体発光素子

### 2.特許請求の範囲

半導体基板の一主面に発光部を構成する半導体 層及び第1の電極層を設け、前記半導体基板の他 の主面に第2の電極層を設けた半導体発光素子に おいて、

前記半導体基板の前記他の主面と前記第2の電極限との間に、前記半導体発光素子の抵抗値を調節するトリミング溝が形成される抵抗層を設けたことを特徴とする半導体発光素子。

### 3. 発明の詳細な説明

### [ 泰要]

半導体レーザや発光ダイオード等の発光部が半、導体基板上に形成された半導体発光素子に関し、

外部回路とインピーダンスマッチングをとることが容易な半導体発光素子を提供することを目的 とし、

## [産業上の利用分野]

本売明は半導体レーザや売光ダイオード等の売 光部が半導体基板上に形成された半導体売光素子 に関する。

近年、高速大容量のデータ通信を行うために光 データ通信が注目されている。光データ通信を行 う場合には、半導体発光素子が高速駆動できるこ とが要求される。

### [従来の技術]

近年の技術の進歩により、半導体発光業子の発 光部自体は高速駆動できるものが開発されている。 しかしながら、高速駆動可能な半導体発光素子の 場合、特性上インピーダンスが約5 Ω と低い値で あるのに対し、外部の駆動回路のインピーダンス が数倍以上であるため、半導体発光素子と外部回 路との間でインピーダンスマッチングを取らなけ ればならない。

従来の半導体発光業子を第5図に示す。この半導体発光業子10はキャリア12上にマウントされている。キャリア12として、サブキャリア3を仮14上に絶縁基板16が設けられている。絶縁基板16上には配線のためのストリップライン18が形成されている。半導体発光素子10は上面及び下面に電極が設けられ、半導体発光素子10に接続され、上面の電極はストリップライン18に電気的に接続され、上面の電極はカワイヤ20によりサブキャリア基板14に電気的に接続される電極A、級の駆動回路(図示せず)に接続される電極A、

### ス成分である。

第6図の等価回路から分もように、インピーダンスマッチング用のチップ抵抗22がレーザダイオード D から離れているため、レーザダイオード D 自体は高速動作可能であるにも拘らず、キャリア12に組上げた場合には、インピーダンスのミスマッチングにより半導体発光素子10が本来有する特性を十分生かすことができなかった。

本売明は上記事情を考慮してなされたもので、 外部回路とインピーダンスマッチングをとること が容易な半導体発光素子を提供することを目的と する。

### [課題を解決するための手段]

上記目的は、半導体基板の一主面に発光部を構成する半導体層及び第1の電極層を設け、前記半導体基板の他の主面に第2の電極層を設けた半導体発光素子において、前記半導体基板の前記他の主面と前記第2の電極層との間に、前記半導体発光素子の抵抗値を調節するトリミング清が形成さ

Bは、サブキャリア基板14とストリップライン18の他端に設けられている。従来は第5回に示すように、半導体発光素子10近傍のストリップライン18の真中にチップ抵抗22を設けて、外部駆動回路とインピーダンスマッチングをとっている。

#### [発明が解決しようとする課題]

しかしながら、従来はインピーダンスマッチングのためのチップ抵抗22が半導体発光素子10の外部にあるため、インピーダンスのミスマッチングが生じていた。第5回の等価回路を第6回に示す。第6回において、抵抗R10及び容量についた。第5回の発光部であるとこりの投光がクタンスし20は、金ワイヤ20のイングクタンス成分である。抵抗R22はチップ抵抗22であり、インダクタンスし18aとし18bは、デライン18の部分18aと18bのイングクタン

れる抵抗層を設けたことを特徴とする半導体発光 案子によって達成される。

#### [作用]

本発明によれば、発光部の電極層に直接抵抗層を設けているため、発光素子と抵抗との間にはインダクタンスが介在しない。また抵抗値はトリミングによって所望の値に設定される。 従って、外部回路とのインピーダンスマッチングが容易にとれ、効率よく高い周波数で半導体発光素子を駆動できる。

### [実施例]

以下、団示の実施例に基づいて本発明を説明する。

第1因に本発明の一実施例による半導体発光素 子10を示す。本実施例の半導体発光素子10は 半導体レーザであり、第1因では構造の理解を容 易にするために一部が切り欠かれて示されている。

本実施例では第1図(a)に示されたようにIn

P基板30の一面上に発光部が形成される。InP基板30の表面には例えば回折格子のコルゲーション (Corrugation) 34が形成される。コルゲーション34上にはn型InGaAsPのガイド層36を介してInGaAsPの活性層38が形成されている。活性層38を覆うようにp型InPのガイド層40が形成され、ガイド層40上にはp型InGaAsPのコンタクト層42を介例ではp型InGaAsPのコンタクト層42を介例ででである。本実施例の半導体レーザは2つの清46、48により全体がメサ型に形成されている。清46、48の内では正の電極層44形成時のマスクとして機能する高紙抗シリコン層50が形成されている。

InP基板30の下面には負の電極が形成されるが、本実施例では多結品シリコンの抵抗層52を介して負の電極層54が形成されている。この抵抗層52は駆動回路などの外部回路とのインピーダンスマッチングをとるために設けられたものである。本実施例の抵抗層52は、良好なインピーダンスマッチングのために厳密な値が要求され

1 図(b) に示すような沸ち6を形成してトリミングが行われる。

抵抗測定装置68は各半導体発光素子10の抵抗を測定する。電極板62に接触する半導体発光素子10の電極層44と、切換スイッチ66により選択された半導体発光素子10の電極層54との間の抵抗を測定する。

る。このため、本実施例では抵抗層 5 2 の抵抗値 を測定しながら、レーザにより抵抗層 5 2 と電極 層 5 4 を溶かして第 1 図 (b) に示すような沸 5 6 を形成してトリミングが行われる。

この半導体発光素子10の製造方法を簡単に説明する。

先ず、In P基板30の下面に多結晶シリコンの低抗層52を形成する。例えばCVDにより抵抗層52を堆積させる。

次に、1 n P 基板 5 2 の上面にガイド層 3 6 、 活性層 3 8 、ガイド層 4 0 からなる発光部を形成する。

次に、半導体発光案子10をメサ型にするため 2つの消46、48を形成する。続いて、消46、 48内には電極層形成時のマスクとして多結晶シ リコン層50を形成する。

次に、正の電極層44及び負の電極層54を形成する。

次に、低抗層52の抵抗値を測定しながら、レ ーザにより抵抗層52と電極圏54を溶かして第

また、半導体発光素子10の抵抗層52及び電極層54を溶かすためにYAGレーザや炭酸ガスレーザ等のレーザ装置70が設けられている。このレーザ装置70はレーザコントローラ72により照射位置及び照射時間が制御される。レーザコントローラ72は抵抗測定装置68により測定された抵抗値が所定値になるまでレーザ光を照射し、抵抗層52及び電極層54を溶融する。所定の抵抗値になるとレーザ光の照射を停止し、その半導体発光装置10の抵抗値のトリミングを終了する。

なお、電極層54及び抵抗層52は、抵抗測定 装置68により正確な抵抗値を測定するために、 アレイ60の半導体発光装置10年に電気的に分 離する。例えば、ダイシングによりアレイ60の 半導体発光装置10の境界にわずかに切れ目を入 れて電気的に分離する。また、各半導体発光装置 10の電極層54を、互いに導通しないような形 状に予めパターニングしておいてもよい。

第1図の半導体発光素子10を組立てて形成したキャリア12を第3図に示す。第5図と同一の

構成要素には同一の符号を付して説明を省略する。 本実施例では半導体発光素子10のチップ内に、 インピーダンスマッチングに必要な抵抗が内蔵さ れているので、ストリップライン18にチップ低 並が設けられていない。

第3図の等価回路を第4図に示す。第6図の等価回路と同一の構成要素には同一の符号を付して設明を省略する。低低R52が本実籍例により新たに設けられたものである。従来のようにストリップライン18は低拡で分割されず、全体のインダクタンス成分はインダクタンスし18として示されている。

第4図に示す等価回路から明らかなように、本 実施例では抵抗R10と抵抗R52との間にイン ダクタンスがないため、共扱周波数が高くなり高 速動作が可能である。また、外部の駆動回路と完 全なインピーダンスマッチングがなされ、効率よ く駆動できる。

本発明は上記実施例に限らず種々の変形が可能である。

信が可能となる。

### 4. 図面の簡単な説明

第1回は本発明の一実施例による半導体発光業 子の斜視因、

第2 図は同半導体発光素子のトリミング方法の 設明図、

第3団は同半導体発光素子のキャリアの斜視団、 第4団は同半導体発光素子のキャリアの等価回 腺の同路団

第5図は従来の半導体発光素子のキャリアの斜 視図、

第6因は同半導体発光素子のキャリアの等価回 路の回路図

である.

#### 図において、

- 10…半導体発光素子、
- 12...++リア、
- 14…サブキャリア基板、

例えば、上記実施例では抵抗層52をInP基板30下面に多結品シリコンを堆積させて形成したが、InP基板30下面にシリコンをイオン注入により添加して抵抗層52を作成してもよい。

また、上記実施例の半導体レーザの代わりに発 光部が発光ダイオードでもよい。

なお、上記実施例では抵抗層をInP基板30 下面の負の電極層54に設けたが、InP基板3 0の発光部側の正の電極層44に設けてもよい。 コンタクト層42と電極層44の間に抵抗層を設 けてもよいし、コンタクト層42に不純物を添加 して抵抗層にしてもよい。コンタクト層42が P 型InGaAsPの場合には例えば鉄を添加すれ ば低粒層となる。

### [発明の効果]

以上の通り、本発明によれば外部回路とのイン ピーダンスマッチングが容易にとれ、効率よく高 い間波数で駆動可能である。したがって、本発明 の半導体発光素子を用いて高速大容量のデータ通

- 16…絶縁荔根、
- 18…ストリップライン、
- 20…金ワイヤ、
- 22…チップ抵抗、
- 30 ··· In P 基板、
- 34…コルゲーション、
- 36…ガイド層(n型InGaAsP)、
- 38…活性間(InGaAsP)、
- 40mガイド層(p型InP)、
- 42…コンタクト層 (p型InGaAsP)、
- 44…電極層、
- 46、48…沸、
- 50…高抵抗シリコン層、
- 52…抵抗層、
- 5 4 … 電極層、
- 5 6 … 清、
- 60 ·· アレイ、
- 62…電極板、
- 64…測定治具、
- 64a…プローバ、

# 特開平2-133980(5)


64b…配線層、

66…切換スイッチ、

68…抵抗测定装置、

70…レーザ装置、


72…レーザコントローラ。



本発明の一実施例の半導体発光素子のキャリアの 斜視図


第3図

代理人 弁理士 井 桁 貞 一 (京行)




本発明の一実施例の半導体発光系子のキャリアの等価回路の回路図

第 4 図




本発明の一実施例の半導体発光素子の料視図

第 1 図




本発明の一実施例の半導体発光素子のトリミング方法の説明図第2図



従来の半導体発光素子のキャリアの斜視図

第5図



従来の半身体発光素子のキャリアの等価回路の回路図

第6図